범주입니다

.

범주입니다

.

Juried 엔지니어링 CD4021BE CD4021CMOS8 단계 Static 시프트 레지스터 브레드-Friendly IC(팩 5)

Juried 엔지니어링 CD4021BE CD4021CMOS8 단계 Static 시프트 레지스터 브레드-Friendly IC(팩 5)

₩ 9614.00

量
들어가 있는

중간 속도로 작동..12 MHz(typ.) 시계 속에서 VDD–VSS=10 V,5 V,10-V,15-V parametric 평가.완전 정적 운영,최대 입력 전류의 1µA at18 V 통해 전체 패키지용 온도 범위;100n A18 V and25°C.8master-slave flip-flops plus 출력 버퍼링하고 통제 제어,응용 프로그램 : 병렬 입력/직렬 출력 데이터를 대기에 병렬로 시리얼 데이터 변환이 일반적인 용도의 등록합니다. 100% 테스트를 위한 대기 전류 20 V,표준화,대칭 출력 특성,의 모든 요구 사항을 충족 JEDEC 미정 표준 No.13 B,"표준 사양에 대한 설명이'B'시리즈 CMOS 장치".소음률(전체 패키지용 온도 범위)=1 V VDD=5 V,2 V VDD=10 V,2.5 V VDD=15 V.CD4021 B8 단계 병렬 또는 직렬 입력/시리얼 출력을 등록하는 데 일반적인 시계와 평행/시리얼 제어 입력,단일 시리얼 데이터 입력,그리고 개인 병렬"JAM"입력하여 각 단계입니다.각 단계입 D-type master-slave flip-flop.에서 출력 형태계 8,"Q"출력에서도 사용할 수 있는 단계 6and7. 에 CD4021 B 시리얼 항목은 동기 시계와 병행 항목이 비동기적으로 수행됩니다.항목에 의해 제어 병렬/시리얼 제어 입력합니다.할 때 병렬/시리얼 제어 입력,낮은 데이터가 연속으로 이동했으로 8 개의 단계를 등록과 동시에 긍정적인 전환의 시계 라인입니다.할 때 병렬/시리얼 제어 입력,높은 데이터가 걸렸으로 8 개의 단계를 등록을 통해 병렬 입력 라인과 동기와 긍정적으로의 전환의 시계 라인입니다.에 CD4021 B,시계의 입력 내부 단계"강제적인"경우 비동기 평행한다.등록 확장용 여러 개의 패키지가 허용된다.

제품 매개 변수

구매자도 좋아합니다